Curso de electrónica digital

Lección 1 • Fundamentos del álgebra booleana

Introduce variables booleanas, axiomas y teoremas para la simplificación lógica. Proporciona el marco matemático para diseñar y reducir circuitos lógicos.

Lección 2 • Compuertas lógicas y tablas de verdad

Examina los tipos de compuertas estándar, sus símbolos y la construcción de tablas de verdad. Vincula las expresiones booleanas abstractas con las implementaciones físicas de compuertas.

Lección 3 • Sistemas numéricos y conversiones

Cubre los sistemas binario, octal y hexadecimal y los métodos de conversión entre bases. Establece el lenguaje numérico utilizado en todo el análisis de circuitos digitales.

Lección 4 • Simplificación con mapas de Karnaugh

Enseña las reglas de agrupación de mapas K para minimizar expresiones de suma de productos y producto de sumas. Reduce sistemáticamente el número de compuertas y la complejidad del circuito.

Lección 1 • Codificadores y decodificadores

Explica los codificadores de prioridad, decodificadores binarios y drivers para display de siete segmentos. Conecta la lógica de codificación con aplicaciones reales de visualización y decodificación de direcciones.

Lección 2 • Multiplexores y demultiplexores

Cubre la operación MUX/DEMUX, el control por líneas de selección y la implementación de funciones usando multiplexores. Demuestra el enrutamiento de datos como una herramienta lógica universal.

Lección 3 • Análisis de temporización en circuitos combinacionales

Analiza el retardo de propagación, los glitches y la temporización del camino crítico en redes combinacionales. Prepara a los estudiantes para cumplir con las restricciones de temporización en diseños reales.

Lección 4 • Comparadores y convertidores de código

Diseña comparadores de magnitud y circuitos de conversión de código para BCD y código Gray. Refuerza la metodología de diseño booleano con circuitos prácticos de procesamiento de datos.

Lección 1 • Registros y registros de desplazamiento

Diseña registros de carga en paralelo y registros de desplazamiento serie/paralelo para almacenamiento y movimiento de datos. Conecta arreglos de flip-flops a circuitos prácticos de manejo de datos.

Lección 2 • Flip-flops disparados por flanco

Cubre los flip-flops D, JK, T y SR con disparo por flanco y entradas de preestablecimiento y borrado. Proporciona los primitivos de almacenamiento centrales para todo diseño de circuitos secuenciales.

Lección 3 • Latches y elementos básicos de memoria

Introduce los latches SR, D y con compuerta como circuitos biestables fundamentales. Establece cómo la realimentación crea almacenamiento de estado estable en sistemas digitales.

Lección 4 • Distribución de reloj y restricciones de temporización

Examina el skew del reloj, el jitter y las reglas de diseño síncrono para circuitos secuenciales confiables. Asegura que los estudiantes apliquen disciplina de temporización a todos los diseños sincronizados.

Lección 1 • Verificación y simulación de FSM

Verifica la corrección de la FSM mediante diagramas de temporización, formas de onda de simulación y análisis de cobertura de estados. Desarrolla confianza en la corrección del diseño antes de la implementación.

Lección 2 • Conceptos de FSM y diagramas de estado

Define estados, transiciones, entradas y salidas para los modelos Mealy y Moore. Establece el marco formal para toda especificación de comportamiento secuencial.

Lección 3 • Derivación de lógica de estado siguiente y salida

Deriva ecuaciones booleanas de estado siguiente y salida a partir de tablas de estado usando mapas K. Produce la lógica combinacional que controla las entradas y salidas de los flip-flops.

Lección 4 • Codificación de estados y selección de flip-flop

Aplica estrategias de codificación binaria, Gray y one-hot y selecciona los tipos de flip-flop apropiados. Vincula la elección de codificación con la complejidad del circuito y el rendimiento de temporización.

Lección 1 • Diseño de unidad funcional de ALU

Integra unidades de suma, lógica y desplazamiento con multiplexores de selección de función en una ALU completa. Demuestra cómo las operaciones aritméticas y lógicas comparten recursos de hardware.

Lección 2 • Representación y operaciones de punto flotante

Explica los formatos IEEE 754 de precisión simple y doble, los modos de redondeo y la suma básica de PF. Introduce el hardware de punto flotante como una extensión de las unidades aritméticas enteras.

Lección 3 • Técnicas de multiplicación binaria

Implementa arquitecturas de desplazamiento y suma, codificación Booth y multiplicador de arreglo para multiplicación binaria. Amplía las competencias de diseño aritmético a operaciones multiciclo y segmentadas.

Lección 4 • Arquitecturas de sumadores rápidos

Compara las topologías de acarreo anticipado, selección de acarreo y sumador prefix para optimización de velocidad. Se basa en los sumadores con acarreo en cadena para lograr unidades aritméticas de alto rendimiento.

Lección 1 • Expansión e interconexión de memoria

Diseña expansión de ancho de palabra y espacio de direcciones usando múltiples chips de memoria. Cubre la decodificación de selección de chip y la temporización de bus para una interconexión de memoria confiable.

Lección 2 • Arquitectura de memoria flash

Examina los arreglos de celdas flash NOR y NAND, bloques de borrado y principios de nivelación de desgaste. Conecta la tecnología flash con el almacenamiento embebido y el diseño de unidades de estado sólido.

Lección 3 • Tipos de ROM y programación

Cubre las estructuras y métodos de programación de ROM de máscara, PROM, EPROM y EEPROM. Establece opciones de almacenamiento no volátil para aplicaciones embebidas y tablas de consulta.

Lección 4 • RAM estática y dinámica

Compara las celdas SRAM de seis transistores con las celdas DRAM de capacitor en cuanto a velocidad y densidad. Explica los ciclos de refresco, la temporización de acceso y las señales de control de lectura/escritura.

Lección 1 • Entrada de diseño basada en HDL

Introduce la sintaxis VHDL y Verilog para describir lógica combinacional y secuencial. Conecta los lenguajes de descripción de hardware con la implementación de dispositivos programables.

Lección 2 • Síntesis, colocación y enrutamiento

Recorre los pasos de síntesis, mapeo tecnológico, colocación y enrutamiento en el flujo de diseño FPGA. Prepara a los estudiantes para generar y verificar archivos bitstream para la programación del dispositivo.

Lección 3 • Arquitectura y configuración de CPLD

Cubre los bloques lógicos de CPLD, matrices de interconexión y almacenamiento de configuración no volátil. Extiende los conceptos de PAL a dispositivos programables más grandes y complejos.

Lección 4 • Arquitectura PAL y PLA

Explica los arreglos AND-OR programables, mapas de fusibles y macrocélulas de salida en dispositivos PAL/PLA. Proporciona la base para comprender todas las estructuras lógicas programables.

Lección 1 • Arquitecturas de bus e interconexiones

Cubre las topologías de interconexión de bus compartido, punto a punto y crossbar para comunicación entre subsistemas. Conecta bloques de memoria, procesador y periféricos en un sistema coherente.

Lección 2 • Verificación funcional y estructural

Aplica simulación, verificación formal y comprobación de equivalencia para validar la corrección del diseño. Asegura que el circuito implementado coincida con la especificación de comportamiento.

Lección 3 • Diseño a nivel de transferencia de registros

Describe sistemas como pares de ruta de datos y unidad de control usando notación RTL y máquinas de estados. Proporciona la capa de abstracción entre las compuertas lógicas y la arquitectura a nivel de sistema.

Lección 4 • Procedimientos de prototipado y puesta en marcha

Guía la puesta en marcha de prototipos FPGA, el uso de analizador lógico y los ciclos de depuración iterativos. Prepara a los estudiantes para la transición de diseños verificados desde la simulación al hardware físico.