Curso de electrónica digital

Lección 1 • Fundamentos de Álgebra Booleana

Introduce variables booleanas, axiomas y teoremas para la simplificación lógica. Proporciona el marco matemático para diseñar y reducir circuitos lógicos.

Lección 2 • Compuertas Lógicas y Tablas de Verdad

Examina los tipos de compuerta estándar, sus símbolos y la construcción de tablas de verdad. Vincula expresiones booleanas abstractas con implementaciones físicas de compuertas.

Lección 3 • Sistemas Numéricos y Conversiones

Cubre los sistemas binario, octal y hexadecimal, y los métodos de conversión entre bases. Establece el lenguaje numérico utilizado en todo el análisis de circuitos digitales.

Lección 4 • Simplificación con Mapas de Karnaugh

Enseña las reglas de agrupamiento en mapas K para minimizar expresiones de Suma de Productos y Producto de Sumas. Reduce sistemáticamente el número de compuertas y la complejidad del circuito.

Lección 1 • Codificadores y Decodificadores

Explica codificadores de prioridad, decodificadores binarios y controladores para displays de siete segmentos. Conecta la lógica de codificación con aplicaciones reales de visualización y decodificación de direcciones.

Lección 2 • Multiplexores y Demultiplexores

Cubre la operación de MUX/DEMUX, control por líneas de selección e implementación de funciones usando multiplexores. Demuestra el enrutamiento de datos como una herramienta lógica universal.

Lección 3 • Análisis de Temporización en Circuitos Combinacionales

Analiza el retardo de propagación, los glitches y la temporización de rutas críticas en redes combinacionales. Prepara a los estudiantes para cumplir con las restricciones de tiempo en diseños reales.

Lección 4 • Comparadores y Convertidores de Código

Diseña comparadores de magnitud y circuitos de conversión de código para BCD y Gray. Refuerza la metodología de diseño booleano con circuitos prácticos de procesamiento de datos.

Lección 1 • Registros y Registros de Desplazamiento

Diseña registros de carga paralela y registros de desplazamiento serie/paralelo para almacenamiento y movimiento de datos. Conecta matrices de flip-flops con circuitos prácticos de manejo de datos.

Lección 2 • Flip-Flops Activados por Flanco

Cubre los flip-flops D, JK, T y SR con activación por flanco y entradas de preset/clear. Proporciona los primitivos de almacenamiento centrales para todo diseño de circuitos secuenciales.

Lección 3 • Pestillos y Elementos Básicos de Memoria

Introduce los pestillos SR, D y con habilitación como circuitos biestables fundamentales. Establece cómo la retroalimentación crea almacenamiento de estado estable en sistemas digitales.

Lección 4 • Distribución de Reloj y Restricciones de Temporización

Examina el skew, el jitter del reloj y las reglas de diseño síncrono para circuitos secuenciales confiables. Asegura que los estudiantes apliquen disciplina de temporización a todos los diseños sincronizados.

Lección 1 • Verificación y Simulación de FSM

Verifica la corrección de una FSM mediante diagramas de temporización, formas de onda de simulación y análisis de cobertura de estados. Construye confianza en la corrección del diseño antes de la implementación.

Lección 2 • Conceptos de FSM y Diagramas de Estado

Define estados, transiciones, entradas y salidas para modelos Mealy y Moore. Establece el marco formal para toda especificación de comportamiento secuencial.

Lección 3 • Derivación de Lógica de Estado Siguiente y Salida

Deriva las ecuaciones booleanas de estado siguiente y salida a partir de tablas de estado usando mapas K. Produce la lógica combinacional que controla las entradas de los flip-flops y las salidas.

Lección 4 • Codificación de Estados y Selección de Flip-Flops

Aplica estrategias de codificación binaria, Gray y one-hot, y selecciona los tipos de flip-flop apropiados. Vincula la elección de codificación con la complejidad del circuito y el rendimiento de temporización.

Lección 1 • Diseño de Unidad Funcional de ALU

Integra unidades de suma, lógica y desplazamiento con multiplexores de selección de función en una ALU completa. Demuestra cómo las operaciones aritméticas y lógicas comparten recursos de hardware.

Lección 2 • Representación y Operaciones de Punto Flotante

Explica los formatos IEEE 754 de precisión simple y doble, modos de redondeo y la suma básica en punto flotante. Introduce el hardware de punto flotante como una extensión de las unidades aritméticas enteras.

Lección 3 • Técnicas de Multiplicación Binaria

Implementa arquitecturas de multiplicación por desplazamiento y suma, codificación Booth y arreglo de multiplicadores para multiplicación binaria. Amplía las habilidades de diseño aritmético a operaciones multi-ciclo y segmentadas (pipeline).

Lección 4 • Arquitecturas de Sumadores Rápidos

Compara topologías de sumadores de acarreo anticipado, de selección de acarreo y de prefijo para optimización de velocidad. Se basa en sumadores de acarreo en cadena para lograr unidades aritméticas de alto rendimiento.

Lección 1 • Expansión e Interfaz de Memoria

Diseña expansión de ancho de palabra y espacio de direcciones usando múltiples chips de memoria. Cubre la decodificación de selección de chip y la temporización del bus para una interfaz de memoria confiable.

Lección 2 • Arquitectura de Memoria Flash

Examina los arreglos de celdas flash NOR y NAND, bloques de borrado y principios de nivelación de desgaste. Conecta la tecnología flash con el almacenamiento embebido y el diseño de unidades de estado sólido.

Lección 3 • Tipos de ROM y Programación

Cubre las estructuras y métodos de programación de ROM de máscara, PROM, EPROM y EEPROM. Establece las opciones de almacenamiento no volátil para aplicaciones embebidas y tablas de búsqueda.

Lección 4 • RAM Estática y Dinámica

Compara celdas SRAM de seis transistores con celdas DRAM de capacitor en velocidad y densidad. Explica los ciclos de refresco, temporización de acceso y señales de control de lectura/escritura.

Lección 1 • Entrada de Diseño Basada en HDL

Introduce la sintaxis de VHDL y Verilog para describir lógica combinacional y secuencial. Conecta los lenguajes de descripción de hardware con la implementación en dispositivos programables.

Lección 2 • Síntesis, Colocación y Ruteo

Recorre los pasos de síntesis, mapeo tecnológico, colocación y ruteo en el flujo de diseño de FPGA. Prepara a los estudiantes para generar y verificar archivos de flujo de bits para la programación del dispositivo.

Lección 3 • Arquitectura y Configuración de CPLD

Cubre bloques lógicos de CPLD, matrices de interconexión y almacenamiento de configuración no volátil. Extiende los conceptos de PAL a dispositivos programables más grandes y complejos.

Lección 4 • Arquitectura PAL y PLA

Explica los arreglos AND-OR programables, mapas de fusibles y macrocélulas de salida en dispositivos PAL/PLA. Proporciona la base para comprender todas las estructuras de lógica programable.

Lección 1 • Arquitecturas de Bus e Interconexiones

Cubre topologías de interconexión de bus compartido, punto a punto y crossbar para comunicación entre subsistemas. Conecta bloques de memoria, procesador y periféricos en un sistema coherente.

Lección 2 • Verificación Funcional y Estructural

Aplica simulación, verificación formal y verificación de equivalencia para validar la corrección del diseño. Asegura que el circuito implementado coincida con la especificación de comportamiento.

Lección 3 • Diseño a Nivel de Transferencia entre Registros (RTL)

Describe sistemas como pares de ruta de datos y unidad de control usando notación RTL y máquinas de estado. Proporciona la capa de abstracción entre las compuertas lógicas y la arquitectura a nivel de sistema.

Lección 4 • Procedimientos de Prototipado y Arranque (Bring-Up)

Guía el arranque de prototipos FPGA, la conexión de analizadores lógicos y los ciclos iterativos de depuración. Prepara a los estudiantes para la transición de diseños verificados desde simulación a hardware físico.