Formation PCIE

Leçon 1 • Histoire et évolution du PCIe

Retrace le PCIe depuis les bus parallèles hérités jusqu'aux liaisons série point à point. Fournit le contexte expliquant pourquoi le PCIe a remplacé les interconnexions plus anciennes dans les systèmes modernes.

Leçon 2 • Concepts de Lane, Lien et Port

Définit les lanes, les liens et les ports comme les blocs physiques du PCIe. Clarifie comment la largeur et la vitesse se combinent pour déterminer la bande passante.

Leçon 3 • Versions de la spécification PCIe

Compare les spécifications PCIe Gen 1 à Gen 6 et leurs débits de données. Permet de sélectionner la version de spécification correcte pour un objectif de conception donné.

Leçon 1 • Mécanismes de contrôle de flux

Explique le contrôle de flux basé sur le crédit pour les tampons postés, non postés et d'achèvement. Montre comment les crédits empêchent le débordement du récepteur.

Leçon 2 • Opérations de la couche liaison de données

Explique les types de DLLP, le protocole ACK/NAK et l'initialisation du contrôle de flux. Montre comment la couche liaison de données assure une livraison fiable des TLP.

Leçon 3 • Fondamentaux de la couche transaction

Couvre les types de TLP, les espaces d'adressage et les règles d'ordonnancement au niveau de la couche transaction. Ancre la compréhension de la façon dont les requêtes logicielles deviennent des paquets.

Leçon 4 • Routage et adressage TLP

Couvre le routage basé sur l'ID, basé sur l'adresse et implicite pour les TLP. Relie les règles de routage au forwarding des commutateurs et au comportement de réponse des endpoints.

Leçon 1 • Égalisation et intégrité du signal

Couvre les procédures d'égalisation de l'émetteur et du récepteur introduites à partir de la Gen 3. Relie l'égalisation à un fonctionnement fiable à haute vitesse.

Leçon 2 • Récupération du lien et gestion des erreurs

Examine les conditions qui déclenchent la récupération et les étapes pour rétablir le fonctionnement du lien. Prépare les étudiants à diagnostiquer les défaillances intermittentes du lien.

Leçon 3 • Configuration et négociation de lanes

Explique l'inversion de lanes, l'inversion de polarité et la négociation de la largeur de lien. Montre comment les largeurs non concordantes sont résolues lors de la configuration.

Leçon 4 • Détection et sondage du récepteur

Détaille comment un émetteur détecte un récepteur et négocie le débit binaire. Relie la détection électrique au début de l'entraînement du lien.

Leçon 1 • Structures de capacité PCIe

Couvre la structure de capacité en liste chaînée et les capacités standard clés. Permet la navigation dans les chaînes de capacité lors de l'énumération des périphériques.

Leçon 2 • Processus d'énumération des périphériques

Parcourt l'énumération des bus, l'allocation des ressources et la programmation des ponts. Relie la connaissance de l'espace de configuration à l'initialisation au démarrage du système.

Leçon 3 • Disposition de l'espace de configuration

Cartographie les champs de l'en-tête de configuration Type 0 et Type 1 et leurs significations. Établit la carte des registres utilisée lors de la mise en service du périphérique.

Leçon 4 • Registres de base d'adresse

Explique le dimensionnement des BAR, les BAR mémoire vs E/S, et les paires de BAR 64 bits. Relie la programmation des BAR à l'allocation de la carte d'adresses système.

Leçon 1 • Aperçu des états d'alimentation PCIe

Présente les D-states, les L-states et leurs relations avec les états d'alimentation du système. Fournit le vocabulaire pour tous les sujets ultérieurs de gestion de l'alimentation.

Leçon 2 • Transitions d'état d'alimentation du périphérique

Explique les transitions de D-state, la génération de PME et le réveil initié par logiciel. Relie les états d'alimentation du périphérique aux responsabilités du pilote et du firmware.

Leçon 3 • Sous-états L1 et CLKREQ

Détaille les sous-états L1.1 et L1.2 et le protocole du signal CLKREQ. Montre comment le blocage d'horloge dans les sous-états L1 permet des économies d'énergie plus profondes.

Leçon 1 • Rapport d'erreurs avancé

Couvre les registres de capacité AER, la journalisation des erreurs et la génération d'interruptions. Permet un diagnostic précis des erreurs à l'aide d'informations rapportées par le matériel.

Leçon 2 • Intégrité des données et techniques ECC

Couvre LCRC, ECRC et les mécanismes de protection de l'intégrité des données de bout en bout. Relie les fonctionnalités d'intégrité aux exigences de fiabilité et de sécurité du système.

Leçon 3 • Classification des erreurs PCIe

Distingue les erreurs corrigibles, non corrigibles non fatales et non corrigibles fatales. Établit le cadre de gravité utilisé dans toutes les décisions de gestion des erreurs.

Leçon 4 • Transmission et signalisation des erreurs

Explique la propagation des messages ERR_COR, ERR_NONFATAL et ERR_FATAL. Relie la signalisation des erreurs au logiciel de gestion des erreurs au niveau système.

Leçon 1 • Charge utile TLP et réglage MPS

Explique la taille maximale de charge utile, la taille maximale de requête de lecture et leur effet sur l'efficacité. Relie les paramètres MPS et MRRS à des gains de débit mesurables.

Leçon 2 • Optimisation du crédit et de la profondeur de file

Analyse l'allocation du crédit de contrôle de flux et son effet sur l'utilisation du pipeline. Montre comment la privation de crédit dégrade le débit et comment l'éviter.

Leçon 3 • Efficacité DMA et Scatter-Gather

Couvre la conception du moteur DMA, l'optimisation des listes scatter-gather et la gestion des descripteurs. Relie l'efficacité DMA au déchargement CPU et au débit système.

Leçon 4 • Fondamentaux de la bande passante et de la latence

Quantifie la bande passante théorique par rapport à la bande passante effective et les sources de surcharge de latence. Fournit la référence de mesure pour tout travail d'optimisation.

Leçon 1 • Transferts DMA pair à pair

Explique le routage DMA pair à pair, la politique ACS et les exigences de topologie du réseau. Permet les transferts directs de périphérique à périphérique sans implication du CPU.

Leçon 2 • Exigences CEM et de facteur de forme

Couvre les exigences de la spécification électromécanique des cartes pour les cartes d'extension et les slots. Garantit la compatibilité physique et électrique entre les facteurs de forme PCIe.

Leçon 3 • Processus de test de conformité PCIe

Décrit la suite de tests de conformité, les montages de test et les critères de réussite/échec. Prépare les étudiants à exécuter et interpréter les résultats officiels des tests de conformité.

Leçon 4 • Prise en charge SR-IOV et virtualisation

Couvre la capacité SR-IOV, l'énumération des VF et l'intégration avec l'hyperviseur. Relie les fonctionnalités de virtualisation aux scénarios de déploiement dans le cloud et les centres de données.