Курс цифровой электроники

Урок 1 • Основы булевой алгебры

Вводит булевы переменные, аксиомы и теоремы для упрощения логических выражений. Обеспечивает математическую основу для проектирования и минимизации логических схем.

Урок 2 • Логические элементы и таблицы истинности

Рассматривает стандартные типы логических элементов, их обозначения и построение таблиц истинности. Связывает абстрактные булевы выражения с физической реализацией на логических элементах.

Урок 3 • Системы счисления и преобразования

Охватывает двоичную, восьмеричную и шестнадцатеричную системы, а также методы перевода между основаниями. Устанавливает числовой язык, используемый во всём анализе цифровых схем.

Урок 4 • Минимизация с помощью карт Карно

Обучает правилам группировки карт Карно для минимизации выражений в виде суммы произведений и произведения сумм. Систематически уменьшает количество логических элементов и сложность схем.

Урок 1 • Шифраторы и дешифраторы

Объясняет приоритетные шифраторы, двоичные дешифраторы и драйверы семисегментных индикаторов. Связывает логику кодирования с реальными приложениями индикации и декодирования адресов.

Урок 2 • Мультиплексоры и демультиплексоры

Охватывает работу мультиплексора и демультиплексора, управление линией выбора и реализацию функций с помощью мультиплексоров. Демонстрирует маршрутизацию данных как универсальный логический инструмент.

Урок 3 • Анализ временных характеристик комбинационных схем

Анализирует задержку распространения, импульсные помехи и критический путь в комбинационных сетях. Готовит студентов к соблюдению временных ограничений в реальных проектах.

Урок 4 • Компараторы и преобразователи кодов

Проектирует компараторы кодов и схемы преобразования кодов для BCD и кода Грея. Закрепляет методологию булева проектирования на практических схемах обработки данных.

Урок 1 • Регистры и регистры сдвига

Проектирует регистры с параллельной загрузкой и последовательные/параллельные регистры сдвига для хранения и перемещения данных. Связывает массивы триггеров с практическими схемами обработки данных.

Урок 2 • Триггеры, управляемые фронтом

Охватывает D-, JK-, T- и SR-триггеры с управлением по фронту и входами предустановки и сброса. Обеспечивает основные примитивы памяти для любого проектирования последовательных схем.

Урок 3 • Защёлки и базовые элементы памяти

Вводит SR-, D- и стробируемые защелки как фундаментальные бистабильные схемы. Устанавливает, как обратная связь создает устойчивое хранение состояний в цифровых системах.

Урок 4 • Распределение тактовых сигналов и временные ограничения

Рассматривает расфазировку тактовых сигналов, дрожание и правила синхронного проектирования для надежных последовательных схем. Обеспечивает соблюдение студентами временной дисциплины во всех синхронных проектах.

Урок 1 • Верификация и моделирование конечных автоматов

Проверяет корректность конечного автомата с помощью временных диаграмм, форм сигналов моделирования и анализа покрытия состояний. Формирует уверенность в правильности проекта до реализации.

Урок 2 • Понятия конечных автоматов и диаграммы состояний

Определяет состояния, переходы, входы и выходы для моделей Мили и Мура. Устанавливает формальную основу для любой спецификации последовательного поведения.

Урок 3 • Вывод логики следующего состояния и выходов

Выводит булевы уравнения следующего состояния и выходов из таблиц состояний с помощью карт Карно. Создаёт комбинационную логику, управляющую входами и выходами триггеров.

Урок 4 • Кодирование состояний и выбор триггеров

Применяет стратегии двоичного, Грея и унитарного кодирования и выбирает подходящие типы триггеров. Связывает выбор кодирования со сложностью схемы и временными характеристиками.

Урок 1 • Проектирование функционального блока АЛУ

Интегрирует сумматор, логический и сдвиговый блоки с мультиплексорами выбора функции в законченное АЛУ. Демонстрирует, как арифметические и логические операции совместно используют аппаратные ресурсы.

Урок 2 • Представление чисел с плавающей точкой и операции

Объясняет форматы одинарной и двойной точности IEEE 754, режимы округления и базовое сложение чисел с плавающей точкой. Вводит аппаратуру для чисел с плавающей точкой как расширение блоков целочисленной арифметики.

Урок 3 • Методы двоичного умножения

Реализует архитектуры умножителей на основе сдвига и сложения, кодирования Бута и матричных умножителей для двоичного умножения. Расширяет навыки проектирования арифметических устройств до многотактных и конвейерных операций.

Урок 4 • Архитектуры быстрых сумматоров

Сравнивает топологии сумматоров с ускоренным переносом, с выбором переноса и префиксных сумматоров для оптимизации скорости. Развивает сумматоры с последовательным переносом для достижения высокопроизводительных арифметических блоков.

Урок 1 • Расширение памяти и сопряжение

Проектирует расширение разрядности слова и адресного пространства с использованием нескольких микросхем памяти. Охватывает дешифрацию выбора микросхемы и временные диаграммы шины для надёжного сопряжения с памятью.

Урок 2 • Архитектура флеш-памяти

Рассматривает массивы ячеек флеш-памяти NOR и NAND, блоки стирания и принципы выравнивания износа. Связывает технологию флеш-памяти с проектированием встроенных систем хранения и твердотельных накопителей.

Урок 3 • Типы ПЗУ и программирование

Охватывает структуры и методы программирования масочных ПЗУ, ППЗУ, УФ-ППЗУ и ЭСППЗУ. Устанавливает варианты энергонезависимой памяти для встроенных приложений и таблиц поиска.

Урок 4 • Статическое и динамическое ОЗУ

Сравнивает шеститранзисторные ячейки SRAM с конденсаторными ячейками DRAM по скорости и плотности. Объясняет циклы регенерации, временные диаграммы доступа и сигналы управления чтением/записью.

Урок 1 • Ввод проекта на языке описания аппаратуры

Вводит синтаксис VHDL и Verilog для описания комбинационной и последовательной логики. Связывает языки описания аппаратуры с реализацией на программируемых устройствах.

Урок 2 • Синтез, размещение и трассировка

Проводит по этапам синтеза, технологического отображения, размещения и трассировки в потоке проектирования FPGA. Готовит студентов к формированию и проверке bitstream-файлов для программирования устройств.

Урок 3 • Архитектура и конфигурирование CPLD

Охватывает логические блоки CPLD, матрицы межсоединений и энергонезависимую память конфигурации. Расширяет концепции PAL на более крупные и сложные программируемые устройства.

Урок 4 • Архитектура PAL и PLA

Объясняет программируемые матрицы И-ИЛИ, карты перемычек и выходные макроячейки в устройствах PAL/PLA. Обеспечивает основу для понимания всех структур программируемой логики.

Урок 1 • Шинные архитектуры и межсоединения

Охватывает топологии межсоединений с общей шиной, точка-точка и коммутационной матрицей для взаимодействия подсистем. Связывает блоки памяти, процессора и периферии в когерентную систему.

Урок 2 • Функциональная и структурная верификация

Применяет моделирование, формальную верификацию и проверку эквивалентности для подтверждения корректности проекта. Обеспечивает соответствие реализованной схемы поведенческой спецификации.

Урок 3 • Проектирование на уровне регистровых передач

Описывает системы как пары тракта данных и блока управления с помощью RTL-записи и конечных автоматов. Обеспечивает уровень абстракции между логическими элементами и системной архитектурой.

Урок 4 • Процедуры прототипирования и запуска

Направляет запуск прототипа FPGA, подключение логического анализатора и итеративные циклы отладки. Готовит студентов к переходу проверенных проектов от моделирования к физическому оборудованию.