Cours électronique numérique

Leçon 1 • Notions fondamentales de l'algèbre de Boole

Présente les variables booléennes, les axiomes et les théorèmes pour la simplification logique. Fournit le cadre mathématique pour la conception et la réduction de circuits logiques.

Leçon 2 • Portes logiques et tables de vérité

Examine les types de portes standard, leurs symboles et la construction des tables de vérité. Établit un lien entre les expressions booléennes abstraites et les implémentations physiques de portes.

Leçon 3 • Systèmes de numération et conversions

Couvre les systèmes binaire, octal et hexadécimal et les méthodes de conversion inter-bases. Établit le langage numérique utilisé dans toute l'analyse des circuits numériques.

Leçon 4 • Simplification par tableaux de Karnaugh

Enseigne les règles de groupement des tableaux de Karnaugh pour minimiser les expressions sommes-de-produits et produits-de-sommes. Réduit systématiquement le nombre de portes et la complexité des circuits.

Leçon 1 • Codeurs et décodeurs

Explique les codeurs de priorité, les décodeurs binaires et les drivers pour afficheurs sept segments. Établit un lien entre la logique de codage et les applications réelles d'affichage et de décodage d'adresses.

Leçon 2 • Multiplexeurs et démultiplexeurs

Couvre le fonctionnement des MUX/DEMUX, le contrôle des lignes de sélection et l'implémentation de fonctions à l'aide de multiplexeurs. Démontre le routage de données comme un outil logique universel.

Leçon 3 • Analyse temporelle des circuits combinatoires

Analyse le délai de propagation, les glitchs et le timing du chemin critique dans les réseaux combinatoires. Prépare les étudiants à respecter les contraintes temporelles dans des conceptions réelles.

Leçon 4 • Comparateurs et convertisseurs de code

Conçoit des comparateurs de magnitude et des circuits de conversion de code pour le DCB et le code Gray. Renforce la méthodologie de conception booléenne avec des circuits de traitement de données pratiques.

Leçon 1 • Registres et registres à décalage

Conçoit des registres à chargement parallèle et des registres à décalage série/parallèle pour le stockage et le déplacement de données. Établit un lien entre les réseaux de bascules et les circuits pratiques de manipulation de données.

Leçon 2 • Bascules déclenchées par front

Couvre les bascules D, JK, T et SR avec déclenchement par front et entrées de preset/clear. Fournit les primitives de mémorisation de base pour toute conception de circuit séquentiel.

Leçon 3 • Verrous et éléments de mémoire de base

Présente les verrous SR, D et commandés comme des circuits bistables fondamentaux. Explique comment la rétroaction crée un stockage d'état stable dans les systèmes numériques.

Leçon 4 • Distribution d'horloge et contraintes temporelles

Examine la gigue, le skew d'horloge et les règles de conception synchrone pour des circuits séquentiels fiables. Garantit que les étudiants appliquent une discipline temporelle à toutes les conceptions synchronisées.

Leçon 1 • Vérification et simulation des MEF

Vérifie la correction des MEF à l'aide de diagrammes temporels, de formes d'onde de simulation et d'analyse de couverture d'état. Renforce la confiance dans la correction de la conception avant l'implémentation.

Leçon 2 • Concepts de MEF et diagrammes d'état

Définit les états, les transitions, les entrées et les sorties pour les modèles de Mealy et de Moore. Établit le cadre formel pour toute spécification de comportement séquentiel.

Leçon 3 • Dérivation de la logique d'état suivant et de sortie

Dérive les équations booléennes de l'état suivant et de la sortie à partir des tables d'états à l'aide de tableaux de Karnaugh. Produit la logique combinatoire qui pilote les entrées et les sorties des bascules.

Leçon 4 • Codage d'état et sélection des bascules

Applique les stratégies de codage binaire, de Gray et one-hot et sélectionne les types de bascules appropriés. Établit un lien entre le choix du codage, la complexité du circuit et les performances temporelles.

Leçon 1 • Conception de l'unité fonctionnelle de l'UAL

Intègre les unités d'addition, de logique et de décalage avec des multiplexeurs de sélection de fonction dans une UAL complète. Démontre comment les opérations arithmétiques et logiques partagent des ressources matérielles.

Leçon 2 • Représentation des nombres à virgule flottante et opérations

Explique les formats simple et double précision de la norme IEEE 754, les modes d'arrondi et l'addition de base en virgule flottante. Introduit le matériel à virgule flottante comme une extension des unités arithmétiques entières.

Leçon 3 • Techniques de multiplication binaire

Implémente les architectures de multiplication par décalage et addition, le codage de Booth et les multiplieurs matriciels pour la multiplication binaire. Étend les compétences de conception arithmétique aux opérations multi-cycles et pipelineées.

Leçon 4 • Architectures d'additionneurs rapides

Compare les topologies d'additionneurs à retenue anticipée, à sélection de retenue et préfixe pour l'optimisation de la vitesse. S'appuie sur les additionneurs à propagation de retenue pour obtenir des unités arithmétiques haute performance.

Leçon 1 • Extension de mémoire et interfaçage

Conçoit l'extension de la largeur de mot et de l'espace d'adressage à l'aide de plusieurs puces mémoire. Couvre le décodage de la sélection de boîtier et le timing du bus pour un interfaçage mémoire fiable.

Leçon 2 • Architecture de la mémoire flash

Examine les réseaux de cellules flash NOR et NAND, les blocs d'effacement et les principes d'usure uniforme (wear-leveling). Établit un lien entre la technologie flash et le stockage embarqué et la conception de disques SSD.

Leçon 3 • Types de ROM et programmation

Couvre les structures et les méthodes de programmation des ROM masquées, PROM, EPROM et EEPROM. Établit les options de stockage non volatil pour les applications embarquées et de tables de correspondance.

Leçon 4 • RAM statique et dynamique

Compare les cellules SRAM à six transistors avec les cellules DRAM à condensateur en termes de vitesse et de densité. Explique les cycles de rafraîchissement, le timing d'accès et les signaux de commande de lecture/écriture.

Leçon 1 • Saisie de conception par HDL

Introduit la syntaxe VHDL et Verilog pour décrire la logique combinatoire et séquentielle. Établit un lien entre les langages de description de matériel et l'implémentation sur dispositifs programmables.

Leçon 2 • Synthèse, placement et routage

Parcours les étapes de synthèse, de mapping technologique, de placement et de routage dans le flux de conception FPGA. Prépare les étudiants à générer et vérifier les fichiers de configuration pour la programmation des dispositifs.

Leçon 3 • Architecture et configuration des CPLD

Couvre les blocs logiques des CPLD, les matrices d'interconnexion et le stockage de configuration non volatile. Étend les concepts des PAL à des dispositifs programmables plus grands et plus complexes.

Leçon 4 • Architecture des PAL et PLA

Explique les réseaux programmables ET-OU, les cartes de fusibles et les macrocellules de sortie dans les dispositifs PAL/PLA. Fournit les bases pour comprendre toutes les structures logiques programmables.

Leçon 1 • Architectures de bus et interconnexions

Couvre les topologies d'interconnexion à bus partagé, point à point et crossbar pour la communication entre sous-systèmes. Connecte les blocs mémoire, processeur et périphériques dans un système cohérent.

Leçon 2 • Vérification fonctionnelle et structurelle

Applique la simulation, la vérification formelle et la vérification d'équivalence pour valider la correction de la conception. Garantit que le circuit implémenté correspond à la spécification comportementale.

Leçon 3 • Conception au niveau transfert de registres

Décrit les systèmes comme des paires de chemin de données et d'unité de contrôle en utilisant la notation RTL et les machines à états. Fournit la couche d'abstraction entre les portes logiques et l'architecture au niveau système.

Leçon 4 • Procédures de prototypage et de mise en service

Guide la mise en service des prototypes FPGA, le sondage avec analyseur logique et les cycles de débogage itératifs. Prépare les étudiants à transférer les conceptions vérifiées de la simulation au matériel physique.