Cours de microcontrôleurs

Leçon 1 • Organisation et adressage de la mémoire

Couvre la mémoire flash, la SRAM, l’EEPROM et la disposition des registres. Les étudiants cartographient les régions mémoire et comprennent comment l’adressage affecte le placement du code et des données.

Leçon 2 • Qu’est-ce qu’un microcontrôleur

Définit les microcontrôleurs et les oppose aux microprocesseurs et aux FPGA. Fournit la base conceptuelle pour tous les sujets matériels et logiciels ultérieurs.

Leçon 3 • Alimentation et circuits de réinitialisation

Explique la régulation de tension, les condensateurs de découplage et les exigences du signal de réinitialisation. Une conception d’alimentation correcte prévient les comportements erratiques abordés dans les chapitres ultérieurs sur le débogage.

Leçon 4 • Introduction à l’écosystème de développement

Passe en revue les IDE, compilateurs, programmateurs et débogueurs utilisés tout au long du cours. Les étudiants mettent en place une chaîne d’outils fonctionnelle avant d’écrire leur premier programme.

Leçon 1 • Configuration des broches d’entrée

Traite des entrées flottantes, des résistances de pull-up et pull-down, et des entrées à déclencheur de Schmitt. Une configuration d’entrée correcte prévient les fausses lectures induites par le bruit.

Leçon 2 • Techniques d’anti-rebond des interrupteurs

Enseigne les méthodes matérielles et logicielles pour éliminer le rebond mécanique des interrupteurs. Un anti-rebond fiable est essentiel avant d’implémenter une entrée pilotée par interruption.

Leçon 3 • Configuration des broches de sortie

Couvre les modes de sortie push-pull et drain ouvert, la force de pilotage et la vitesse de balayage. Les étudiants configurent les broches pour piloter correctement les LED, les relais et les signaux logiques.

Leçon 4 • Circuits de pilotage des LED et indicateurs

Couvre le calcul de la résistance de limitation de courant, les matrices de LED multiplexées et le charlieplexing. Les étudiants construisent des circuits indicateurs pratiques utilisés dans les chapitres de projet ultérieurs.

Leçon 1 • Gestion de la latence et de la priorité des interruptions

Analyse les sources de latence des interruptions et les stratégies pour respecter les échéances en temps réel. Les décisions d’affectation des priorités affectent directement la réactivité du système.

Leçon 2 • Configuration des interruptions externes

Configure les interruptions externes déclenchées par front et par niveau sur les broches GPIO. Les étudiants remplacent les boucles de scrutation par une gestion efficace des entrées pilotée par interruptions.

Leçon 3 • Drapeaux logiciels et traitement différé

Introduit le traitement en boucle principale basé sur des drapeaux pour décharger le travail des ISR. Ce modèle s’adapte au modèle de tâches RTOS introduit dans les chapitres suivants.

Leçon 4 • Architecture du système d’interruptions

Explique les vecteurs d’interruption, le contrôleur d’interruptions et les niveaux de priorité. Cette architecture sous-tend chaque technique événementielle enseignée dans ce chapitre.

Leçon 1 • Configuration du chien de garde

Configure le chien de garde pour réinitialiser le système en cas de blocage du firmware. L’intégration du chien de garde est une pratique de fiabilité obligatoire pour les systèmes embarqués déployés.

Leçon 2 • Génération de signaux PWM

Configure les modes PWM rapides et à phase correcte pour contrôler le rapport cyclique et la fréquence. La sortie PWM pilote les moteurs, les gradateurs et les signaux audio dans les chapitres de projet.

Leçon 3 • Génération de délais temporels précis

Implémente des délais bloquants et non bloquants en utilisant les événements de débordement et de comparaison du temporisateur. Les délais non bloquants remplacent les boucles d’attente active dans un firmware réactif.

Leçon 4 • Architecture matérielle du temporisateur

Décrit les prédiviseurs, les registres de comptage et les unités de comparaison/capture à l’intérieur d’un périphérique temporisateur. La compréhension de l’architecture permet une sélection correcte du mode du temporisateur.

Leçon 1 • Communication asynchrone UART

Configure le débit en bauds, le format de trame et le contrôle de flux pour la transmission UART. L’UART est le protocole série le plus simple et la base de comparaison des protocoles.

Leçon 2 • Protocole synchrone SPI

Explique les rôles maître et esclave SPI, la polarité de l’horloge et les modes de phase. Les étudiants interfacent la mémoire flash SPI et les modules d’affichage utilisés dans les chapitres de projet.

Leçon 3 • Protocole I2C à deux fils

Couvre les conditions de démarrage/d’arrêt de l’I2C, l’adressage et la gestion ACK/NACK. Les compétences en gestion du bus multi-périphériques s’appliquent directement aux conceptions de hubs de capteurs.

Leçon 4 • Tampons circulaires pour données série

Implémente des tampons en anneau pour découpler la réception de données des ISR du traitement en boucle principale. La conception du tampon empêche la perte de données à des débits en bauds et des vitesses de bus élevés.

Leçon 1 • Réduction du bruit et moyennage

Applique le suréchantillonnage, la décimation et les filtres à moyenne mobile pour réduire le bruit de l’ADC. Ces techniques améliorent la résolution de mesure au-delà des limites matérielles.

Leçon 2 • Architecture et configuration de l’ADC

Explique le fonctionnement de l’ADC à approximations successives, la tension de référence et la résolution. Une configuration correcte est un prérequis pour l’acquisition précise des données du capteur.

Leçon 3 • Sortie DAC et génération de formes d’onde

Configure le périphérique DAC pour produire des tensions de référence DC et des formes d’onde arbitraires. La sortie DAC pilote les actionneurs et les circuits audio dans le cadre du projet.

Leçon 4 • Modes d’échantillonnage et déclenchement de l’ADC

Configure les modes unique, continu et de balayage avec des déclencheurs de temporisateur et logiciels. L’échantillonnage déclenché synchronise l’acquisition de données avec les événements système.

Leçon 1 • Horloge temps réel et réveil programmé

Utilise le périphérique RTC pour programmer des événements de réveil périodiques depuis un sommeil profond. La planification basée sur RTC permet des nœuds de capteurs à cycle de fonctionnement avec une longue autonomie de batterie.

Leçon 2 • Désactivation de l’horloge des périphériques

Désactive les horloges des périphériques inutilisés via les registres de contrôle d’horloge pour réduire la puissance dynamique. La désactivation de l’horloge complète les modes de veille pour une gestion fine de la puissance.

Leçon 3 • Réduction de la tension et de la fréquence

Réduit la tension du cœur et la fréquence du CPU en cours d’exécution pour diminuer la dissipation de puissance dynamique. Les étudiants implémentent l’échelle de tension et de fréquence dynamiques dans le firmware.

Leçon 4 • Analyse de la consommation électrique

Mesure le courant actif, au repos et en veille à l’aide de fiches techniques et d’instruments de laboratoire. Un budget de puissance précis est le fondement de la conception basse consommation.

Leçon 1 • Mécanismes de communication entre tâches

Utilise des files d’attente, des sémaphores et des mutex pour partager des données et synchroniser les tâches en toute sécurité. Ces primitives empêchent les conditions de course identifiées dans le chapitre sur les interruptions.

Leçon 2 • Modèles de conception de machine à états

Implémente des machines à états finis pour gérer un flux de contrôle complexe sans blocage. Les modèles FSM remplacent les conditionnelles imbriquées dans les contextes pilotés par interruptions et RTOS.

Leçon 3 • Concepts RTOS et gestion des tâches

Introduit l’ordonnanceur RTOS, les tâches, les priorités et la commutation de contexte. La conception basée sur les tâches permet une gestion concurrente des périphériques dans les applications complexes.

Leçon 4 • Architecture du firmware en couches

Organise le code en couches d’abstraction matérielle, de pilote, d’intergiciel et d’application. La stratification réduit le couplage et simplifie les tests et le portage entre plateformes.