Curso de Eletrónica Digital e Conceção de Circuitos

Aula 1 • Minimização por Mapa de Karnaugh

Ensina o agrupamento de mapas de Karnaugh para funções de duas a cinco variáveis, incluindo condições de don't-care. Produz expressões SOP e POS minimizadas prontas para o projeto ao nível das portas lógicas.

Aula 2 • Portas Lógicas Básicas e Tabelas de Verdade

Examina as portas E, OU, NÃO, NAND, NOR, XOR e XNOR com tabelas de verdade. Relaciona o comportamento das portas com as expressões booleanas utilizadas ao longo do curso.

Aula 3 • Método Tabular de Quine-McCluskey

Estende a minimização a funções com seis ou mais variáveis utilizando redução tabular sistemática. Complementa os mapas de Karnaugh para síntese lógica compatível com automação.

Aula 4 • Fundamentos de Álgebra Booleana

Introduz os postulados, teoremas e simplificação algébrica booleanos. Fornece o conjunto de ferramentas matemáticas para reduzir expressões lógicas antes da implementação.

Aula 1 • Análise e Eliminação de Hazards

Identifica hazards estáticos e dinâmicos em redes combinatórias e adiciona termos de consenso para os eliminar. Prepara os estudantes para a implementação de circuitos sem glitches.

Aula 2 • Multiplexadores e Desmultiplexadores

Constrói árvores de MUX de 2-para-1 a 16-para-1 e redes de desmultiplexadores. Mostra como a lógica com MUX implementa funções booleanas arbitrárias de forma eficiente.

Aula 3 • Somadores e Subtratores

Constrói semi-somadores, somadores completos, somadores com propagação de transporte e subtratores. Relaciona o hardware aritmético com as representações de números binários do Capítulo 1.

Aula 4 • Comparadores e Conversores de Código

Projeta comparadores de magnitude e conversores binário-para-Gray e BCD-para-binário. Reforça a minimização booleana aplicando-a a circuitos práticos de conversão de dados.

Aula 1 • Tipos de Flip-Flop Sensíveis à Transição

Abrange flip-flops D, JK, T e SR com parâmetros de temporização de setup, hold e propagação. Relaciona a seleção do flip-flop com as restrições de projeto síncrono introduzidas posteriormente.

Aula 2 • Latches e Suas Limitações

Analisa latches SR, D e JK com equações características e estados proibidos. Motiva a necessidade de flip-flops sensíveis à transição no projeto síncrono.

Aula 3 • Técnicas de Conversão entre Flip-Flops

Deriva a lógica de conversão entre tipos de flip-flop utilizando tabelas de excitação. Permite que os projetistas implementem qualquer função sequencial com o hardware de flip-flop disponível.

Aula 1 • Síntese da Lógica de Próximo Estado e Saída

Deriva as equações de próximo estado e de saída a partir de tabelas de estados codificadas utilizando mapas de Karnaugh. Produz a implementação completa da FSM ao nível das portas lógicas ou dos flip-flops.

Aula 2 • Verificação e Simulação de FSMs

Valida o comportamento da FSM através de simulação com diagramas temporais e teste de transições de estado. Confirma o funcionamento correto antes da implementação em hardware.

Aula 3 • Estratégias de Codificação de Estados

Compara as estratégias de atribuição binária, código de Gray, one-hot e codificação baseada na saída. A escolha da codificação afeta diretamente a complexidade da lógica de próximo estado e o desempenho temporal.

Aula 4 • Noções Básicas de Diagrama de Estados e Tabela de Estados

Traduz descrições textuais em diagramas de estados e tabelas de estados tabulares. Estabelece o modelo formal de FSM que orienta todos os passos subsequentes do projeto sequencial.

Aula 1 • Detetores e Geradores de Sequência

Implementa detetores de sequência baseados em registos de deslocamento e geradores de sequência pseudo-alcatória. Aplica o conhecimento de FSMs e registos de deslocamento a tarefas de reconhecimento de padrões.

Aula 2 • Configurações de Registos de Deslocamento

Abrange os registos de deslocamento SISO, SIPO, PISO e PIPO com modos série e paralelo. Relaciona as operações de deslocamento com aplicações de comunicação série e conversão de dados.

Aula 3 • Projeto de Contadores Síncronos

Projeta contadores síncronos binários, BCD e de módulo arbitrário utilizando métodos de FSM. Reforça a codificação de estados e a lógica de próximo estado do Capítulo 4.

Aula 4 • Contadores Assíncronos e de Ripple

Analisa o atraso de propagação e o comportamento de glitches em contadores de ripple. Contrasta os projetos assíncronos com as alternativas síncronas para orientar a seleção adequada.

Aula 1 • Circuitos de Divisão e Resto

Abrange os algoritmos de divisão com restauração e sem restauração e as suas implementações em hardware. Completa o conjunto de operações aritméticas necessário para uma ALU funcional.

Aula 2 • Aritmética de Ponto Fixo e BCD

Estende a aritmética binária a frações de ponto fixo e à adição BCD com ajuste decimal. Aborda os formatos numéricos utilizados em sistemas informáticos embebidos e financeiros.

Aula 3 • Arquitetura da Unidade Aritmética e Lógica

Integra funções de soma, lógica e deslocamento numa ALU parametrizada com controlo por opcode. Aplica a seleção de funções baseada em multiplexadores do Capítulo 2.

Aula 4 • Arquiteturas de Somadores Rápidos

Compara as estruturas de somadores com carry-lookahead, carry-select e carry-save em termos de velocidade. Baseia-se nos somadores com propagação de transporte do Capítulo 2 para alcançar frequências de clock mais elevadas.

Aula 1 • Princípios da RAM Dinâmica

Explica o armazenamento de carga na célula DRAM, os requisitos de refresh e os modos de acesso em burst. Contrasta as vantagens de densidade da DRAM com a velocidade da SRAM para a seleção ao nível do sistema.

Aula 2 • Tipos de ROM e Implementação de Lógica

Abrange as estruturas de ROM de máscara, PROM, EPROM e EEPROM e os seus mecanismos de programação. Mostra como a ROM implementa funções lógicas combinatórias como tabelas de consulta.

Aula 3 • Expansão e Interfaceamento de Memória

Expande a largura da palavra e a profundidade de endereçamento utilizando descodificação de chip-select e bancos de memória. Prepara os estudantes para integrar subsistemas de memória em projetos digitais completos.

Aula 4 • Projeto e Operação da RAM Estática

Analisa a célula SRAM 6T, os amplificadores de leitura e os ciclos de temporização de leitura e escrita. Fornece a base para compreender a memória cache em sistemas de processadores.

Aula 1 • Simulação Funcional e Bancadas de Teste

Cria bancadas de teste estruturadas com estímulos dirigidos e aleatórios para verificar o comportamento do sistema. Estabelece a disciplina de simulação antes de avançar para a implementação física.

Aula 2 • Implementação da Unidade de Controlo

Implementa unidades de controlo cabladas e microprogramadas que sequenciam as operações do caminho de dados. Aplica o projeto de FSMs do Capítulo 4 para gerar sinais de controlo para o caminho de dados.

Aula 3 • Segmentação Top-Down do Sistema

Decompõe especificações de sistemas complexos em hierarquias de caminho de dados e unidade de controlo. Aplica uma metodologia de projeto estruturado para gerir a complexidade em circuitos de grande escala.

Aula 4 • Projeto e Integração do Caminho de Dados

Monta registos, ALU, multiplexadores e barramentos num caminho de dados operacional completo. Reforça a interligação de todos os blocos combinatórios e sequenciais dos capítulos anteriores.