Curso de Eletrônica Digital e Projeto de Circuitos

Aula 1 • Minimização por Mapa de Karnaugh

Ensina o agrupamento em mapas K para funções de duas a cinco variáveis, incluindo condições de não importa. Produz expressões SOP e POS minimizadas, prontas para projeto em nível de portas.

Aula 2 • Portas Lógicas Básicas e Tabelas-Verdade

Examina as portas AND, OR, NOT, NAND, NOR, XOR e XNOR com tabelas-verdade. Relaciona o comportamento das portas às expressões booleanas utilizadas ao longo do curso.

Aula 3 • Método Tabular de Quine-McCluskey

Estende a minimização para funções com seis ou mais variáveis usando redução tabular sistemática. Complementa os mapas K para uma síntese lógica favorável à automação.

Aula 4 • Fundamentos de Álgebra Booleana

Apresenta postulados, teoremas e simplificação algébrica booleanos. Fornece o conjunto de ferramentas matemáticas para reduzir expressões lógicas antes da implementação.

Aula 1 • Análise e Eliminação de Hazard

Identifica hazards estáticos e dinâmicos em redes combinacionais e adiciona termos de consenso para eliminá-los. Prepara os alunos para implementação de circuitos livres de glitches.

Aula 2 • Multiplexadores e Demultiplexadores

Constrói árvores de MUX de 2 para 1 até 16 para 1 e redes de demultiplexadores. Mostra como a lógica MUX implementa funções booleanas arbitrárias de forma eficiente.

Aula 3 • Somadores e Subtratores

Constrói meio-somadores, somadores completos, somadores com propagação de vai-um e subtratores. Conecta o hardware aritmético às representações numéricas binárias do Capítulo 1.

Aula 4 • Comparadores e Conversores de Código

Projeta comparadores de módulo e conversores binário-para-Gray, BCD-para-binário. Reforça a minimização booleana aplicando-a a circuitos práticos de conversão de dados.

Aula 1 • Tipos de Flip-Flop Disparados por Borda

Abrange flip-flops D, JK, T e SR com parâmetros de temporização de setup, hold e propagação. Relaciona a seleção do flip-flop às restrições de projeto síncrono apresentadas posteriormente.

Aula 2 • Travas e Suas Limitações

Analisa as travas SR, D e JK com equações características e estados proibidos. Motiva a necessidade de flip-flops disparados por borda no projeto síncrono.

Aula 3 • Técnicas de Conversão de Flip-Flops

Deriva a lógica de conversão entre tipos de flip-flop usando tabelas de excitação. Permite que o projetista implemente qualquer função sequencial com o hardware de flip-flop disponível.

Aula 1 • Síntese da Lógica de Próximo Estado e Saída

Deriva as equações de próximo estado e saída a partir de tabelas de estado codificadas usando mapas K. Produz a implementação completa da FSM em nível de portas ou flip-flops.

Aula 2 • Verificação e Simulação de FSM

Valida o comportamento da FSM por meio de simulação com diagrama de temporização e teste de transição de estados. Confirma a operação correta antes da implementação em hardware.

Aula 3 • Estratégias de Codificação de Estados

Compara as estratégias de atribuição binária, código Gray, one-hot e codificada por saída. A escolha da codificação afeta diretamente a complexidade da lógica de próximo estado e o desempenho de temporização.

Aula 4 • Noções Básicas de Diagrama de Estados e Tabela de Estados

Traduz descrições textuais em diagramas de estado e tabelas de estado. Estabelece o modelo formal de FSM que orienta todas as etapas subsequentes do projeto sequencial.

Aula 1 • Detectores e Geradores de Sequência

Implementa detectores de sequência baseados em registradores de deslocamento e geradores de sequência pseudoaleatória. Aplica o conhecimento de FSM e registradores de deslocamento a tarefas de reconhecimento de padrões.

Aula 2 • Configurações de Registradores de Deslocamento

Abrange registradores de deslocamento SISO, SIPO, PISO e PIPO com modos serial e paralelo. Conecta operações de deslocamento a aplicações de comunicação serial e conversão de dados.

Aula 3 • Projeto de Contador Síncrono

Projeta contadores síncronos binários, BCD e de módulo arbitrário usando métodos de FSM. Reforça a codificação de estados e a lógica de próximo estado do Capítulo 4.

Aula 4 • Contadores Assíncronos (Ripple)

Analisa o atraso de propagação e o comportamento de glitches em contadores ripple. Contrasta projetos assíncronos com alternativas síncronas para orientar a seleção adequada.

Aula 1 • Circuitos de Divisão e Resto

Abrange os algoritmos de divisão com e sem restauração e suas implementações em hardware. Completa o conjunto de operações aritméticas necessário para uma ULA funcional.

Aula 2 • Aritmética de Ponto Fixo e BCD

Estende a aritmética binária para frações de ponto fixo e adição BCD com ajuste decimal. Aborda formatos numéricos usados em sistemas computacionais embarcados e financeiros.

Aula 3 • Arquitetura da Unidade Lógico-Aritmética

Integra funções de soma, lógica e deslocamento em uma ULA parametrizada com controle por opcode. Aplica a seleção de funções baseada em multiplexadores do Capítulo 2.

Aula 4 • Arquiteturas de Somadores Rápidos

Compara as estruturas de somadores carry-lookahead, carry-select e carry-save em termos de velocidade. Baseia-se nos somadores com propagação de vai-um do Capítulo 2 para atingir frequências de clock mais altas.

Aula 1 • Princípios de RAM Dinâmica

Explica o armazenamento de carga na célula DRAM, os requisitos de refresh e os modos de acesso em rajada. Contrasta as vantagens de densidade da DRAM com a velocidade da SRAM para seleção em nível de sistema.

Aula 2 • Tipos de ROM e Implementação de Lógica

Abrange as estruturas de mask ROM, PROM, EPROM e EEPROM e seus mecanismos de programação. Mostra como a ROM implementa funções lógicas combinacionais como tabelas de consulta (lookup tables).

Aula 3 • Expansão e Interface de Memória

Expande a largura da palavra e a profundidade de endereçamento usando decodificação de seleção de chip e bancos de memória. Prepara os alunos para integrar subsistemas de memória em projetos digitais completos.

Aula 4 • Projeto e Operação de RAM Estática

Analisa a célula SRAM 6T, os amplificadores de leitura e os ciclos de temporização de leitura e escrita. Fornece a base para entender a memória cache em sistemas de processadores.

Aula 1 • Simulação Funcional e Bancadas de Teste

Cria bancadas de teste estruturadas com estímulos direcionados e aleatórios para verificar o comportamento do sistema. Estabelece a disciplina de simulação antes de se comprometer com a implementação física.

Aula 2 • Implementação da Unidade de Controle

Implementa unidades de controle cabeadas e microprogramadas que sequenciam as operações do caminho de dados. Aplica o projeto de FSM do Capítulo 4 para gerar os sinais de controle para o caminho de dados.

Aula 3 • Particionamento de Sistema Top-Down

Decompõe especificações complexas de sistema em hierarquias de caminho de dados e unidade de controle. Aplica metodologia de projeto estruturado para gerenciar a complexidade em circuitos grandes.

Aula 4 • Projeto e Integração do Caminho de Dados

Monta registradores, ULA, multiplexadores e barramentos em um caminho de dados operacional completo. Reforça a interconexão de todos os blocos combinacionais e sequenciais dos capítulos anteriores.